SureCore ist niedrig

Elektronik mit geringem Stromverbrauch ist für die Verlängerung der Batterielebensdauer und die Verbesserung der allgemeinen Nachhaltigkeit elektronischer Geräte unerlässlich. Dies ist besonders wichtig bei mobilen Geräten wie Smartphones, Wearables und Hearables. Eine der Hauptquellen für den Stromverbrauch dieser Geräte ist die Speicherhardware, die für höhere Geschwindigkeiten und größere Kapazität ausgelegt ist.

Diese Woche kündigte SureCore eine Reihe handelsüblicher Speicher-IP an, die für extrem niedrigen Stromverbrauch in Wearables und Hearables sorgen sollen.

In diesem Artikel diskutieren wir, warum Speicher in einer energiebewussten IoT-Umgebung ein so dringendes Designproblem darstellt und wie SureCore hofft, dieser Herausforderung mit stromsparenden Standardangeboten zu begegnen.

Der Speicher trägt wesentlich zum Stromverbrauch von Wearables bei. In modernen Fitness-Trackern verfolgen zahlreiche Sensoren Gesundheitsbiometrie und Aktivität. Diese Abhängigkeit von Sensordaten führt zu einem hohen Bedarf an Gerätespeicher, um den Massenzustrom an Daten zu speichern und auszulesen. Diese ständigen Lese- und Schreibvorgänge, die zum Speichern und Abrufen von Daten erforderlich sind, führen zu einem hohen Stromverbrauch von Speichergeräten.

Da Wearables immer stärker mit fortschrittlicher Sensortechnologie integriert werden und voraussichtlich mit schnelleren Taktraten arbeiten, ist zu erwarten, dass der Speicher einen größeren Beitrag zum Gesamtstromverbrauch des Geräts leisten wird.

Um dieses Problem zu lösen, hat SureCore den eingebetteten EverOn-SRAM herausgebracht, der für „Always-on“-Lösungen konzipiert ist. EverOn verfügt über einen synchronen Single-Port-Single-Voltage-Rail-SRAM mit einer hierarchischen Bitleitungsarchitektur und einer Reihe fein abgestufter Schlafmodi. Diese Schlafmodi sollen im Vergleich zu anderen SRAM-Lösungen erhebliche Energieeinsparungen von bis zu 70 % dynamisch und bis zu 60 % statisch/Leckstrom ermöglichen.

Die erweiterten Schlafmodi von EverOn ermöglichen das Herunterfahren einer oder mehrerer Speicherbänke und sorgen so für zusätzliche Energieeinsparungen, ohne einen großen Speicher in mehrere kleinere Instanzen aufzuteilen. Die Peripherie kann auch in den Energiesparmodus versetzt werden, um einen noch geringeren Stromverbrauch zu erreichen. EverOn ist außerdem hochgradig konfigurierbar und unterstützt Wortlängen von 16 bis 72 Bit und eine maximale Instanzgröße von bis zu 576 Kbit.

Eines der Hauptmerkmale von EverOn ist seine „Smart Assist“-Technologie, die die Spannungsansteuerung ausgewählter Bitzellen und Bitleitungen während Lese- und Schreibzyklen steuert. Darüber hinaus verfügt das Speicherarray über eine Vorlade- und Multiplex-Leseschaltung, um sowohl die aktive als auch die Verlustleistung zu reduzieren. EverOn unterstützt konfigurierbare globale Datenmultiplexer und programmierbare Schlafmodi, einschließlich Leichtschlaf, Tiefschlaf und Herunterfahren, auf individueller Bankbasis.

Zusätzlich zu EverOn bietet SureCore eine weitere Speicherlösung mit geringem Stromverbrauch an: PowerMiser. PowerMiser ist ein synchroner Single-Port-SRAM-IP mit geringem Stromverbrauch, der für energieeffiziente SoC-Systeme in verschiedenen Marktanwendungen entwickelt wurde. Die patentierte Architektur beinhaltet eine Compiler-Technologie, die im Vergleich zu anderen SRAM-Lösungen die dynamische Leistung um über 50 % und die statische/Leckstromleistung um bis zu 20 % reduzieren soll.

Diese Technologie ist für 28-nm- und 22-nm-Prozessknotendesigns verfügbar und lässt sich auf 16-nm- und 7-nm-FinFETs skalieren. PowerMiser gibt es in Standard- und Low-Leakage-Versionen mit einer Betriebsspannung von 0,9 V +/-10 % bei 28 nm und 0,8 V +/-10 % bei 22 nm. Die Haltespannung beträgt 0,55 V bei 28 FDSOI, 0,63 V bei 28 HPC+ und 0,6 V bei 22 ULL. Die konfigurierbare Wortlänge beträgt bis zu 144 Bit, wobei 32- oder 64-Bit-Leitungen verfügbar sind. Darüber hinaus werden programmierbare Schlafmodi unterstützt, darunter leichter Schlaf, tiefer Schlaf (Datenspeicherung) und Herunterfahren.

Die Lösung hat eine maximale Instanzgröße von 576 Kbit, konfigurierbar in 4Kx144, 8Kx72 oder 16Kx36. Die Technologie verfügt außerdem über APTG- und BIST-Unterstützung und arbeitet nahtlos mit branchenüblichen EDA-Designabläufen zusammen.